ist language-port" translate="no"><em class="lineno">1: </em>    inst d_membus_core: core_data_if;
</pre>
</div>
<div id="top.veryl.empty.core" class="caption-code">
<span class="caption">リスト12.15: リスト12.15: ポートに割り当てるインターフェースを変更する (top.veryl)</span>
<pre class="list language-core" translate="no"><em class="lineno">1: </em>    inst c: core (
<em class="lineno">2: </em>        clk                    ,
<em class="lineno">3: </em>        rst               